А. К. Поляков

Название: Языки VHDL и VERILOG в проектировании цифровой аппаратуры

Автор: А. К. Поляков

Серия: Системы проектирования (Солон-пресс)

Жанр: Техническая литература

Поробнее